Vật liệu bán dẫn hai chiều dùng cho transistor xếp chồng siêu tiết kiệm điện

Trong nhiều thập kỷ, ngành công nghiệp bán dẫn dựa vào việc thu nhỏ transistor để tăng mật độ linh kiện và cải thiện hiệu năng xử lý. Tuy nhiên, khi transistor tiếp tục thu nhỏ, việc kiểm soát dòng điện trở nên khó khăn hơn.

Kích thước transistor có thể tiếp tục thu nhỏ nhưng việc kiểm soát dòng diện ngày càng trở nên khó khăn.

Một trong những vấn đề lớn là dòng rò, tức hiện tượng điện vẫn có thể chạy qua transistor ngay cả khi thiết bị được yêu cầu chuyển sang trạng thái tắt.

Dòng rò làm tăng điện năng tiêu thụ, sinh nhiệt và ảnh hưởng đến hiệu quả hoạt động của những con chip có mật độ transistor rất cao.

Một nghiên cứu công bố ngày 11/11/2026 trên Nature đã đưa ra hướng giải quyết bằng cách kết hợp vật liệu bán dẫn hai chiều với một lớp điện môi có cấu trúc tinh thể đơn.

Vật liệu bán dẫn hai chiều có độ dày chỉ ở cấp độ nguyên tử hoặc vài lớp nguyên tử. Đặc điểm này giúp điện cực điều khiển dòng điện có thể kiểm soát kênh dẫn hiệu quả hơn so với một số cấu trúc bán dẫn truyền thống.

Ngoài ra, nhiều vật liệu hai chiều có vùng cấm năng lượng tương đối lớn, giúp hạn chế dòng điện rò khi transistor ở trạng thái tắt.

Đây là hai đặc tính quan trọng đối với mục tiêu phát triển các linh kiện điện tử tiêu thụ điện năng thấp.

Mặc dù có nhiều ưu điểm, vật liệu bán dẫn hai chiều vẫn gặp một trở ngại lớn khi tích hợp vào transistor: chất lượng bề mặt tiếp xúc giữa kênh bán dẫn và lớp điện môi điều khiển.

Trong transistor, lớp điện môi nằm giữa điện cực cổng và kênh dẫn, giúp điều khiển dòng điện thông qua điện trường.

Nếu bề mặt tiếp xúc giữa hai vật liệu xuất hiện nhiều khuyết tật, điện tích có thể bị giữ lại hoặc giải phóng không ổn định. Điều này làm tăng hiện tượng trễ, khiến transistor hoạt động kém chính xác và khó kiểm soát.

Lớp điện môi titanium dioxide tinh thể đơn được tích hợp với vật liệu bán dẫn hai chiều nhằm cải thiện khả năng điều khiển dòng điện.

Để khắc phục, nhóm nghiên cứu phát triển một lớp điện môi titanium dioxide (TiO₂) dạng anatase tinh thể đơn, có khả năng chuyển lên bề mặt các vật liệu bán dẫn hai chiều thông qua tích hợp van der Waals.

Phương pháp này giúp tạo ra giao diện tiếp xúc sạch và đồng đều hơn, giảm các khuyết tật thường xuất hiện khi ghép những vật liệu khác nhau.

Nhờ cải thiện bề mặt tiếp xúc, transistor đạt được độ dốc dưới ngưỡng gần giới hạn nhiệt lý thuyết, đồng thời giảm đáng kể hiện tượng trễ và cải thiện độ ổn định khi hoạt động.

Độ dốc dưới ngưỡng (subthreshold swing) là thông số cho biết transistor cần thay đổi điện áp cổng bao nhiêu để dòng điện tăng lên một bậc độ lớn. Giá trị càng thấp, transistor càng có thể chuyển đổi trạng thái hiệu quả ở điện áp thấp.

Từ cấu trúc mới, các nhà khoa học tiếp tục chế tạo transistor hiệu ứng trường bổ sung (CFET) sử dụng hai loại kênh dẫn n và p.

Trong kiến trúc CMOS truyền thống, transistor n và p được kết hợp để tạo thành các mạch logic. Cấu trúc bổ sung cho phép một transistor dẫn điện trong khi transistor còn lại tắt, qua đó giảm điện năng tiêu thụ ở trạng thái ổn định.

Các lớp vật liệu có độ dày nguyên tử giúp transistor kiểm soát điện tích hiệu quả hơn ở kích thước cực nhỏ.

Nhóm nghiên cứu xây dựng các bộ biến tần từ những transistor mới và ghi nhận mức tiêu thụ điện tĩnh dưới một picowatt. Một picowatt tương đương một phần nghìn tỷ watt, cho thấy tiềm năng tiết kiệm năng lượng rất lớn của cấu trúc này.

Bên cạnh mức tiêu thụ điện thấp, các bộ biến tần còn thể hiện độ khuếch đại điện áp cao và biên độ chống nhiễu lớn. Đây là những yếu tố quan trọng để xây dựng các mạch logic hoạt động ổn định khi điện áp cung cấp được hạ thấp.

Điểm đáng chú ý của nghiên cứu không chỉ nằm ở việc sử dụng vật liệu bán dẫn hai chiều, mà còn ở cách xử lý giao diện giữa kênh dẫn và lớp điện môi – một trong những trở ngại lớn khi đưa vật liệu mới vào sản xuất linh kiện.

Nếu được phát triển thành công, công nghệ transistor này có thể mang lại lợi ích cho những thiết bị cần hoạt động liên tục nhưng bị giới hạn về nguồn điện.

Cấu trúc transistor n-p mới cho phép xây dựng mạch logic có mức tiêu thụ điện tĩnh dưới một picowatt.

Tuy nhiên, kết quả hiện tại vẫn ở cấp độ nghiên cứu linh kiện và mạch thử nghiệm. Việc chế tạo transistor trên wafer chưa đồng nghĩa công nghệ đã sẵn sàng cho dây chuyền sản xuất chip thương mại.

Video: Cuộc đua bán dẫn sắp chạm đến ngưỡng giới hạn.