Trung Quốc thử sản xuất chip dưới 3 nm bằng công nghệ DUV

Theo tờ Bưu điện Hoa Nam buổi sáng, nghiên cứu do Viện Hàn lâm Khoa học Trung Quốc (CAS) thực hiện. Nhóm nghiên cứu đã hoàn tất việc tích hợp ban đầu đối với transistor CMOS GAA, sử dụng các kênh nanosheet xếp chồng, với sự hỗ trợ của thiết bị DUV.

Chuyên gia Ye Tianchun thuộc Viện Vi điện tử của CAS mô tả đây là một hướng phát triển công nghệ transistor mới ở giai đoạn đầu, nhằm hướng tới sản xuất chip tiên tiến dưới 3 nm.

Logo của ASML (Hà Lan) xuất hiện tại một gian hàng trong khuôn khổ Hội chợ Nhập khẩu Quốc tế Trung Quốc (CIIE) ở Thượng Hải tháng 11-2025. Ảnh: DPA

GAA là kiến trúc transistor trong đó cổng điều khiển bao quanh toàn bộ kênh dẫn, giúp kiểm soát dòng điện tốt hơn và hạn chế rò rỉ khi transistor ngày càng thu nhỏ.

Đây là bước phát triển tiếp theo của kiến trúc FinFET vốn được sử dụng rộng rãi trong các thế hệ chip tiên tiến.

Samsung đã sử dụng GAA cho chip 3 nm, trong khi công ty sản xuất chất bán dẫn Đài Loan TSMC chuyển sang kiến trúc này từ tiến trình 2 nm.

Điểm đáng chú ý là nhóm nghiên cứu Trung Quốc sử dụng DUV, công nghệ quang khắc có bước sóng 193 nm, thay vì EUV với bước sóng 13,5 nm.

EUV cho phép tạo ra những chi tiết nhỏ hơn trên tấm silicon dùng để chế tạo chip (wafer) và hiện là công nghệ quan trọng đối với các quy trình sản xuất chip tiên tiến.

Do các biện pháp kiểm soát xuất khẩu, công ty ASML (Hà Lan) không được phép bán các máy EUV tiên tiến nhất cho khách hàng Trung Quốc, trong khi Trung Quốc vẫn có thể tiếp cận một số thiết bị DUV.

Tuy nhiên, kết quả của CAS chưa đồng nghĩa Trung Quốc đã có thể sản xuất hàng loạt chip 3 nm bằng DUV.

Nghiên cứu hiện vẫn ở giai đoạn đầu và cần được kiểm chứng trên wafer cũng như các dây chuyền sản xuất thực tế trước khi có thể đánh giá khả năng thương mại hóa.

Hiện, Trung Quốc đang tìm cách giảm sự phụ thuộc vào các thiết bị sản xuất chip tiên tiến của nước ngoài.