Microchip ra mắt thiết bị tái định thời PCIe 6.0 cho trung tâm dữ liệu AI

Thiết bị tái định thời PCIe 6.0 mà Hãng sản xuất chip Microchip (Hoa Kỳ) vừa giới thiệu đang mở ra hướng đi mới cho bài toán di chuyển dữ liệu trong trung tâm dữ liệu AI, khi độ trễ và phạm vi tiếp cận tín hiệu trở thành rào cản lớn hơn cả năng lực tính toán.

Thiết bị tái định thời XpressApply hỗ trợ đồng thời chuẩn PCIe 6.0 và CXL 3.1, hướng tới khả năng mở rộng bộ nhớ và phân tách tài nguyên trong các hệ thống AI quy mô lớn.

Khi các ứng dụng AI tiếp tục mở rộng quy mô, những người thiết kế trung tâm dữ liệu ngày càng vấp phải hai trở ngại cùng lúc, đó là phạm vi tiếp cận tín hiệu bị thu hẹp và độ trễ leo thang. Hệ quả khiến nhiều tài nguyên bộ nhớ có giá trị nằm trên các cụm GPU lớn không được khai thác hiệu quả. Mức độ căng thẳng càng tăng khi tốc độ kết nối được đẩy lên cao hơn. Tại ngưỡng 64 GT/s, tức 64 tỷ lần truyền mỗi giây, những giới hạn về tính toàn vẹn của tín hiệu sẽ kìm hãm quy mô hệ thống và gây áp lực lên toàn bộ kiến trúc máy chủ.

Ông Brian McCarson, Phó chủ tịch kiêm Tổng giám đốc bộ phận kinh doanh giải pháp trung tâm dữ liệu của Microchip, nhìn nhận rằng các trung tâm dữ liệu AI hiện nay bị bó hẹp không phải vì thiếu năng lực tính toán mà vì khó di chuyển dữ liệu hiệu quả trên toàn hệ thống. Theo ông, khi PCIe 6.0 nâng tốc độ lên 64 GT/s thì phạm vi tiếp cận tín hiệu và độ trễ liền trở thành những thách thức lớn về mặt thiết kế. Ông mô tả thiết bị tái định thời XpressConnect hoạt động như trung tâm đầu não hiệu suất cao của máy chủ AI, giúp khách hàng dựng nên những kiến trúc tiết kiệm năng lượng và có khả năng mở rộng lớn hơn nhờ giảm độ trễ cũng như cải thiện kết nối trên các cụm GPU mật độ cao.

Điểm gây ấn tượng mạnh về mặt kỹ thuật nằm ở con số độ trễ pin to pin dưới 12 ns mà thiết bị đạt được, thấp hơn khoảng 80 phần trăm so với thông số kỹ thuật của chuẩn PCIe 6.0. Mức độ trễ thấp này cải thiện hiệu quả sử dụng thiết bị tăng tốc AI và GPU bởi nó giảm tình trạng đình trệ dữ liệu trong các cụm AI mật độ cao. Thiết bị tái định thời này được thiết kế để mở rộng phạm vi tín hiệu vượt ra ngoài giới hạn điện của PCIe Gen 5 và Gen 6 thông thường, qua đó cho phép thiết kế hệ thống linh hoạt hơn trên các bo mạch cơ sở, card riser và những kết nối cáp phức tạp. Bên cạnh khả năng hỗ trợ kết nối băng thông rộng hơn, sản phẩm còn chịu được dải nhiệt độ hoạt động và mức năng lượng nghiêm ngặt hơn, vốn là yêu cầu bắt buộc trong các cấu trúc AI hiện đại.

Thiết bị tái định thời XpressConnect không đứng riêng lẻ mà hoàn thiện danh mục trung tâm dữ liệu của Microchip. Sản phẩm được thiết kế để phối hợp hoạt động với thiết bị chuyển mạch Switchtec PCIe Gen 6 3nm, bộ điều khiển Adaptec SmartRAID, Bộ điều hợp Bus máy chủ HBA và bộ điều khiển Flashtec NVMe của công ty, từ đó hình thành nên một kiến trúc tương tác đã được xác thực từ trước. Sản phẩm còn có thể tích hợp với các nền tảng PCIe Gen 3, Gen 4 và Gen 5 khi cần, giúp rút ngắn thời gian đưa giải pháp ra thị trường.

Khả năng giám sát cũng được tính tới khi thiết bị kết nối với hệ sinh thái chẩn đoán ChipLink của Microchip. Hệ sinh thái này cung cấp giao diện đồ họa thống nhất để chụp biểu đồ mắt 2D thời gian thực và đo lường từ xa điều chế biên độ xung bốn cấp PAM4. Nhờ vậy, các đơn vị vận hành trung tâm dữ liệu theo dõi trạng thái kết nối thuận tiện hơn và đơn giản hóa quá trình khắc phục sự cố, góp phần hạ thấp tổng chi phí sở hữu.

Một điểm có ý nghĩa chiến lược nằm ở việc thiết bị được xây dựng theo tiêu chuẩn công nghiệp, qua đó giảm mức độ phụ thuộc của các nhà cung cấp trung tâm dữ liệu lớn vào một nhà cung cấp duy nhất. Sản phẩm hỗ trợ cấu hình phân nhánh liên kết linh hoạt theo các dạng 1×16, 2×8 và 4×4, đồng thời phù hợp với những nguyên tắc của các thiết bị tái định thời đang được áp dụng rộng rãi. Cùng với đó, thiết bị mang tới các tính năng cấp độ doanh nghiệp như hỗ trợ thay thế nóng và tính toàn vẹn dữ liệu đầu cuối.

Về công cụ phát triển, bộ chẩn đoán ChipLink mang lại khả năng gỡ lỗi, chẩn đoán, cấu hình và phân tích toàn diện thông qua giao diện đồ họa trực quan. ChipLink kết nối qua PCIe trong băng tần hoặc qua tín hiệu trong băng tần lân cận như UART, TWI và EJTAG, cho phép giám sát và khắc phục sự cố linh hoạt suốt quá trình thiết kế cũng như triển khai.