Bước đột phá của Huawei trong ngành bán dẫn: Tiến trình 1,4 nm trong tương lai gần

Bà Hà Đình Ba công bố bước đột phá về công nghệ chip mới tại Hội nghị ISCAS 2026. Ảnh: Guancha.

Tập đoàn công nghệ Huawei vừa công bố một bước đột phá mới trong lĩnh vực bán dẫn, cho rằng trong vòng khoảng 5 năm tới, công nghệ chip cao cấp của Trung Quốc có thể đạt trình độ tương đương tiến trình 1,4nm.

Theo People's Daily (Nhân dân Nhật báo) và Tân Hoa xã, ngày 25/5, tại Hội nghị quốc tế về mạch và hệ thống ISCAS 2026 do IEEE (Institute of Electrical and Electronics Engineers -Viện Kỹ sư Điện và Điện tử - tổ chức kỹ thuật công nghệ lớn nhất thế giới) tổ chức, bà Hà Đình Ba (He Tingbo) - Ủy viên hội đồng quản trị công ty kiêm Giám đốc bộ phận bán dẫn của Huawei - đã có bài phát biểu chủ đề mang tên “Khám phá và thực tiễn con đường mới cho ngành bán dẫn”, đồng thời công bố nguyên lý mới định hướng sự phát triển của ngành bán dẫn — “Định luật Tau (Tau (τ) Scaling” . Theo giới thiệu, trước đó Huawei đã dựa trên định luật này để thiết kế và sản xuất hàng loạt thành công 381 mẫu chip.

Bà cho biết, mùa thu năm nay, Huawei sẽ ra mắt chip điện thoại Kirin mới, áp dụng hoàn toàn công nghệ “gấp logic” (Logic Folding), giúp hiệu năng tăng mạnh. Dự kiến đến năm 2031, mật độ transistor của chip cao cấp dựa trên Định luật Tau (τ) sẽ đạt trình độ tương đương tiến trình 1,4nm (công nghệ sản xuất chip 1,4nm).

Sản xuất chíp theo “Định luật Tau (τ)” thay cho “Định luật Moore”

Định luật Tau (τ) đề xuất dùng “thu nhỏ theo thời gian (τ)” để thay thế “thu nhỏ theo hình học” như một nguyên lý chỉ đạo mới cho sự phát triển của ngành bán dẫn và hệ thống điện tử.

Bà Hà Đình Ba trình bày về ý tưởng mang tính đột phá của Huawei trước giới tinh hoa công nghệ các nước. Ảnh:Wicinternet.

Thông qua các công nghệ đổi mới như “Logic Folding” (gấp logic), định luật này hướng tới việc liên tục rút ngắn độ trễ lan truyền tín hiệu, không ngừng nâng cao mật độ transistor, từ đó thúc đẩy sự phát triển liên tục của ngành bán dẫn và các hệ thống điện tử. Đây là lần đầu tiên Trung Quốc đưa ra một nguyên lý phát triển mới mang tính định hướng cho ngành bán dẫn toàn cầu.

Nanomet (nm) là đơn vị dùng để biểu thị kích thước transistor trên chip. Transistor càng nhỏ thì trên một con chip càng có thể tích hợp nhiều transistor hơn, từ đó nâng cao hiệu năng chip.

Chip hiện nay chủ yếu vẫn phát triển theo Moore's Law (Định luật Moore). Ý tưởng cốt lõi là liên tục thu nhỏ transistor, tăng số transistor trên mỗi con chip, để tăng hiệu năng và giảm điện năng tiêu thụ. Đây là con đường mà các hãng như TSMC, Samsung Electronics, Intel đã và đang theo đuổi.

Trước những khó khăn mà Định luật Moore đang gặp phải, Huawei đã đưa ra các công nghệ cốt lõi như “Logic Folding”, xây dựng hệ thống tối ưu phối hợp đa tầng từ: linh kiện, mạch điện, chip, đến toàn bộ hệ thống.

Hệ thống này lấy mục tiêu giảm hằng số thời gian “τ” một cách tổng thể để liên tục nâng cao hiệu năng, mật độ transistor.

Huawei đang có bước tiến mạnh mẽ trong công nghệ chip. Ảnh: HK01.

Dự kiến 5 năm nữa chip cao cấp của Huawei đạt mức tương đương 1,4 nm

Bà Hà Đình Ba đã trình bày chi tiết cách Huawei ứng dụng Định luật Tau (τ) trong điện thoại thông minh và AI. Dựa trên định luật này, trong 6 năm qua Huawei đã thiết kế và sản xuất hàng loạt thành công 381 mẫu chip.

Mùa thu năm nay, Huawei sẽ tung ra chip điện thoại Kirin mới áp dụng hoàn toàn công nghệ Logic Folding để tăng mạnh hiệu năng. Theo bà, chip điện thoại “Kirin 2026” là lần triển khai thành công đầu tiên của công nghệ này: “Chúng tôi đã đạt được hàng loạt bước tiến mà chỉ dựa vào quy trình sản xuất tiên tiến thì rất khó đạt được”.

Bà cho biết đến năm 2031, mật độ transistor của chip cao cấp dựa trên Định luật Tau sẽ đạt mức tương đương tiến trình 1,4 nm. Bà nói: “Trong 10 năm tới, chúng tôi sẽ tiếp tục hướng tới gấp hoàn toàn, thậm chí nhiều lớp gấp hơn nữa, liên tục tối ưu hiệu năng toàn hệ thống từ linh kiện, mạch điện cho tới chip và hệ thống”.

Bà nói thêm rằng trong giai đoạn 2026–2035, khi nhiều công nghệ thử nghiệm dần được thương mại hóa, mật độ transistor sẽ tiếp tục tăng, tần số hoạt động sẽ tiếp tục nâng cao và Huawei sẽ tiếp tục tung ra các chip điện thoại có hiệu năng vượt trội. Bà khẳng định: “Con đường giải pháp của chúng tôi có thể đi được và đi rất xa. Hiệu năng chip mới hoàn toàn có thể tiếp tục đối chuẩn với con đường công nghệ khác”.

Vi chip tiên tiến sản xuất bằng máy quang khắc EUV tiên tiến của ASML Ảnh: HK01.

Huawei có thể phá vỡ nhận thức chung của ngành chip

Theo Bloomberg, hiện vẫn tồn tại khoảng cách khoảng 5 năm giữa năng lực sản xuất của TSMC (tức Taiwan Semiconductor Manufacturing Company — Công ty Sản xuất chất bán dẫn Đài Loan - công ty sản xuất chip theo hợp đồng lớn nhất thế giới, và là doanh nghiệp chế tạo chip tiên tiến nhất hiện nay) với Huawei và SMIC (tức Semiconductor Manufacturing International Corporation — Công ty Quốc tế Sản xuất chất bán dẫn). SMIC là hãng sản xuất chip theo hợp đồng lớn nhất của Trung Quốc, và cũng được xem là “đầu tàu” trong tham vọng tự chủ bán dẫn của Trung Quốc.

TSMC trước đó từng cho biết họ dự kiến bắt đầu sản xuất hàng loạt chip tiến trình 1,4nm vào năm 2028. Nếu Huawei thật sự có thể sản xuất quy mô lớn chip bán dẫn tương đương tiến trình 1,4nm, điều đó đồng nghĩa họ đã phá vỡ quan điểm phổ biến trong ngành rằng các thiết bị quang khắc EUV tiên tiến của ASML là điều kiện bắt buộc để sản xuất hàng loạt chip 5nm hoặc tiên tiến hơn.

Theo các chuyên gia, phương pháp truyền thống nhằm nâng mật độ transistor trên mỗi đơn vị diện tích - chẳng hạn từ 14nm lên 7nm, rồi từ 7nm lên 3nm - để nâng cao hiệu năng chip thực chất là một cách tiếp cận vật lý khá “thuần túy”. Điểm hạn chế của nó nằm ở chỗ: khi tiến gần tới “giới hạn vật lý của chất bán dẫn”, độ khó công nghệ tăng vọt, chi phí toàn bộ quy trình sản xuất cũng tăng theo “cấp số nhân”, khiến hiệu quả chi phí giảm mạnh.

Huawei đã mang tính đột phá khi đề xuất các công nghệ cốt lõi như “Logic Folding” (gấp logic), xây dựng một hệ thống tối ưu phối hợp đa tầng xuyên suốt từ linh kiện, mạch điện, chip, cho tới cấp độ hệ thống. Hệ thống này lấy mục tiêu giảm có hệ thống hằng số thời gian "τ", nhằm liên tục nâng cao: hiệu năng, hiệu quả năng lượng, mật độ transistor ở mọi cấp độ.

Cách tiếp cận này có “hiệu quả chi phí” cao hơn so với việc chỉ đơn thuần phụ thuộc vào việc tối ưu tiến trình chip. Vì thế, trong tương lai, nó có thể giúp giảm mạnh chi phí tiếp cận các thiết bị điện tử cao cấp như smartphone, cũng như năng lực tính toán AI, qua đó mang lại lợi ích tốt hơn cho người dùng phổ thông.